TSMC usará litografía High-NA EUV en 2030; los nodos A10 y A11 son los candidatos
El fabricante taiwanés ha confirmado sus planes de emplear sistemas de alta apertura numérica para producción en volumen desde 2030, y todo apunta a que los procesos de 1 nm o inferiores estrenarán la tecnología.
TSMC ha confirmado esta semana sus planes para adoptar la litografía EUV de alta apertura numérica (High-NA EUV) en producción en volumen a partir de 2030. El fabricante taiwanés no ha especificado qué nodo la estrenará, pero por las fechas los nodos A10 o A11 (de clase 1 nm o inferior) son los candidatos más probables para las capas más críticas.
La compañía ha evitado durante años pronunciarse sobre esta tecnología porque creía que podía seguir avanzando sin los escáneres de 0,55 de apertura numérica, que cuestan unos 400 millones de dólares. Pero ahora reconoce que no podrá depender indefinidamente de la EUV de baja apertura (Low-NA). Su plan pasa por usar High-NA EUV con fotomáscaras convencionales de 6×6 pulgadas en 2030, montar una línea piloto con máscaras de 6×12 en 2031 y tener estos sistemas listos para la producción de nodos avanzados en 2033.
La razón de este cambio es la resolución: los escáneres High-NA logran una exposición de una sola pasada de 8 nm frente a los 13 nm de los sistemas Low-NA actuales. Pero con las máscaras de 6×6 el campo de exposición se reduce a la mitad, lo que complica la fabricación de chips muy grandes, como los aceleradores de IA. Para sortear esa limitación, TSMC trabaja con ASML en cambiar a fotomáscaras de 6×12. Ese cambio obliga a modificar todo el ecosistema, desde el software EDA hasta las herramientas de escritura y manipulación de máscaras, por lo que requiere la colaboración de toda la industria.
ASML confía en la transición y cuenta con el respaldo de Intel, TSMC y Samsung. Su consejero delegado, Christophe Fouquet, afirmó: "Esperamos que la adopción de High-NA EUV aumente progresivamente a lo largo de la hoja de ruta de escalado de dispositivos, primero con máscaras de 6 pulgadas y luego con máscaras de 12, que permitirán una mayor productividad del escáner y que la industria satisfaga la demanda de chips más pequeños, rápidos y eficientes". Fouquet agradeció el apoyo "de los fabricantes de semiconductores, proveedores de máscaras y socios para esta iniciativa".
La gran incógnita sigue siendo qué nodo usará primero High-NA EUV. Según la hoja de ruta conocida de TSMC, los nodos de alto rendimiento A12 y A13, previstos para 2029, seguirán con litografía EUV convencional. A13 es un encogimiento óptico de A14 que solo aumenta la densidad de transistores un 6%, por lo que su sucesor en 2030 tendrá que ofrecer mejoras mucho más sustanciales. Todo apunta a que ese sucesor, se llame A10 o A11, adoptará High-NA EUV y quizá la tercera generación de transistores GAA de nanohojas para aumentar la densidad y mejorar rendimiento y consumo. Es una especulación, pero coherente con la industria.
Eso es lo que se sabe: la fecha está puesta, el nodo no. Queda por ver si TSMC aprovechará la oportunidad para dar un salto mayor en densidad o si la transición a las máscaras de 6×12 llegará con retraso, algo que condicionará el ritmo de la fabricación de chips más allá de 2030.
