ASML y TSMC impulsan fotomáscaras de 12 pulgadas para la litografía EUV de alta apertura
La iniciativa busca superar las limitaciones de las máscaras actuales y preparar la producción con high-NA EUV para 2033.
ASML y TSMC han lanzado una iniciativa para adoptar fotomáscaras de 12 pulgadas en la litografía EUV, un cambio que podría reducir costes y eliminar las restricciones de cosido (stitching) que introduce la tecnología high-NA. La transición, apoyada también por Intel Foundry y Samsung, pretende establecer una línea piloto de máscaras de 12 pulgadas en 2031 y tener los sistemas de litografía listos para la producción avanzada en 2033.
El fabricante neerlandés, único proveedor de equipos EUV, explica que la primera generación de high-NA EUV usará las máscaras actuales de 6 pulgadas, pero el formato mayor permitirá aumentar la productividad de la fábrica y eliminar la necesidad de coser patrones en trozos para las matrices grandes. El problema viene del diseño óptico anamórfico que ASML adoptó para sus máquinas high-NA, que reduce la imagen 4x en un eje y 8x en el otro, manteniendo la compatibilidad con las máscaras de 6 pulgadas a costa de reducir a la mitad el campo de exposición. Eso obliga a unir dos patrones separados para los circuitos que superan ese campo, lo que añade complejidad y reduce el rendimiento.
Con máscaras más grandes, se puede restaurar el campo de exposición completo. El consejero delegado de ASML, Christophe Fouquet, afirma en un comunicado que “esperamos que la adopción de high-NA EUV aumente progresivamente, primero con las máscaras de 6 pulgadas y luego con las de 12 pulgadas, que permiten una mayor productividad del escáner y ayudar a satisfacer la demanda de chips más pequeños, rápidos y eficientes”.
TSMC todavía no ha usado high-NA EUV, ni siquiera para su proceso de 2 nm, pero ha confirmado que planea emplearlo en producción de alto volumen para nodos avanzados a partir de 2030. La compañía taiwanesa prevé que el número de capas que requieran high-NA aumente con los nuevos nodos, impulsado por arquitecturas de transistores más complejas para aplicaciones de IA.
Intel Foundry respalda la iniciativa. Su vicepresidente ejecutivo Naga Chandrasekaran dijo que la compañía está “centrada en la habilitación a corto plazo de high-NA en máscaras de 6 pulgadas, con o sin stitching, y en la transición a máscaras de 6x12 pulgadas”. Samsung, por su parte, asegura que será el primer fabricante en emplear la tecnología high-NA de ASML en la producción de memoria DRAM de alto volumen, a partir de 2028.
Consultado por The Register, Andrew Buss, director de investigación de IDC, opina que high-NA crea desafíos de diseño y fabricación, y que aunque el cosido y los chiplets pueden mitigarlos, el paso a máscaras de 6x12 pulgadas es necesario y comparable a la transición de obleas de 200 mm a 300 mm. Buss subraya que el cambio requiere alinear a todos los actores: fabricantes de herramientas, chips, máscaras y diseñadores.
La iniciativa llega cuando la industria semiconductora busca extender la litografía EUV a los próximos nodos. Si funciona, no solo eliminaría un cuello de botella de high-NA, sino que también podría reducir el coste por chip. El primer paso, la línea piloto de máscaras, está a cinco años; el camino hasta la producción real, a siete. Habrá que ver si el calendario se cumple y si el resto de la cadena de suministro acompaña el cambio de formato.
