AMD envía parches a GCC para soportar la ISA AVX10V1AUX

AMD ha subido al repositorio de parches de GCC los cambios necesarios para habilitar la nueva ISA AVX10V1AUX. El trabajo sigue a la reciente incorporación de AVX10_V2_AUX, parte de la iniciativa AI Compute Extensions (ACE) que se está preparando para el próximo GCC 17. AVX10V1AUX representa el conjunto auxiliar de instrucciones de la primera versión de AVX10, con algunas operaciones transitorias que se alinean con la arquitectura AVX10.2.

Los parches añaden la infraestructura de compilación, varios built‑ins y patrones heredados de AVX10.2, y extienden el soporte a los nuevos tipos de datos VNNINT8 y VNNIINT16. También se trasladan los intrínsecos CONVERT de AVX10.2, de modo que el mismo código fuente pueda compilarse para ambas variantes con la bandera -mavx10v1aux.

Aunque la ISA está pensada para procesadores todavía no comercializados —tanto de Intel como de AMD—, la inclusión temprana en GCC permite que los desarrolladores empiecen a probar y optimizar sus kernels de IA y cargas de trabajo vectoriales. El proceso está abierto: los parches están publicados en la lista de correo gcc-patches y están sujetos a revisión comunitaria antes de ser integrados en la rama principal del compilador.

Esta movida refuerza la estrategia de AMD de colaborar estrechamente con la comunidad de código abierto para impulsar extensiones de hardware emergentes. Al ofrecer soporte de compilador antes de que el silicon llegue al mercado, se reduce la fricción entre el desarrollo de software y la disponibilidad de hardware, algo crítico para aplicaciones de aprendizaje profundo que dependen de instrucciones vectoriales avanzadas.

Queda pendiente la validación de los parches por parte de los mantenedores de GCC y la posterior inclusión en la versión 17. Mientras tanto, los usuarios que necesiten experimentar con AVX10V1AUX pueden descargar los cambios desde la lista de correo y probarlos en entornos de compilación personalizados.