RISC‑V avanza a su 16.º aniversario con nuevos estándares y adopción en Hot Chips 2026
En Hot Chips 2026 la comunidad RISC‑V celebra su 16.º año y presenta actualizaciones sobre la base ISA, extensiones y planes para procesadores de servidor.
RISC‑V cumple 16 años en Hot Chips 2026
En la edición de Hot Chips de este año, la comunidad RISC‑V celebró su 16.º aniversario y mostró avances significativos en el estándar. Se presentó la primera siliconada de procesador de servidor basada en RISC‑V, la RVA23, y se discutió la evolución de la especificación a través de los últimos años.
Extensiones y capas de la especificación
La especificación se mantiene modular: cuatro ISAs base están ratificadas (RV32I, RV64I, RV32E y RV64E). Se trabaja en variantes CHERI y un futuro RV128 que ampliará la arquitectura a 128 bits de espacio de direcciones. Las extensiones se clasifican por su naturaleza (estándar, reservado, custom, etc.) y por el nivel de privilegio en el que operan, lo que evita colisiones y mantiene la compatibilidad.
Extensiones de vector y matrix
La extensión vector (RVV), ratificada en 2021, permite un número variable de registros y código agnóstico a la longitud del vector. Se están definiendo tres enfoques de soporte de matrices (AME, IME, VME) para que los fabricantes elijan la implementación que mejor se adapte a su datapath. Este trabajo abre la puerta a aceleradores AI con tamaños de vector que van desde 32 bits hasta 2048 bits sin recompilación.
RISC‑V en AI y seguridad
SiFive sostiene que RISC‑V es la única ISA que puede actuar como ISA host, device y auto‑host para AI. La arquitectura incorpora varias características de seguridad de bajo nivel: registros de protección de memoria física, aislamiento a nivel de bus con World ID, dominios de supervisor para compute confidencial y un formato de tabla de protección que el IOMMU replica. Además, la lista de características de seguridad incluye criptografía scalar y vector, tiempo de ejecución independiente de datos, integridad de flujo de control y mascarado de punteros. Algunas de estas, como CHERI y la encriptación de memoria, están todavía en desarrollo.
Planes futuros y adopción
La comunidad continúa impulsando la adopción en servidores y dispositivos. La especificación RVA define un conjunto de características obligatorias para cada generación, garantizando que el software pueda depender de ellas sin sacrificar la compatibilidad.
Por qué importa
Para administradores y arquitectos, la disponibilidad de una arquitectura abierta con un amplio ecosistema de extensiones y un enfoque robusto en la seguridad significa menos riesgo de vendor lock‑in y mayor flexibilidad en la selección de hardware. El avance hacia procesadores de servidor basados en RISC‑V y el soporte de IA vectorial y matricial abre nuevas oportunidades para optimizar cargas de trabajo de alto rendimiento sin depender de un solo proveedor.
