AMD prepara ESMTP en Linux para blindar VMs EPYC contra side-channels
Parches en el kernel impondrán a nivel de hardware que los hilos SMT hermanos permanezcan ociosos o ejecuten código propio de la invitados.
Ingenieros de AMD han enviado a la lista de correo del kernel de Linux los primeros parches para habilitar la protección mejorada de SMT (ESMTP). El objetivo es reforzar la seguridad de las máquinas virtuales que corren sobre procesadores EPYC con soporte para SEV-SNP, mitigando los riesgos de ataques de canal lateral asociados al multitramado simultáneo.
Hardware frente a política del host
Hasta ahora, Linux contaba con mecanismos como el agendado por núcleos (core scheduling) para garantizar que un núcleo de CPU y su hilo hermano pertenecieran a la misma máquina virtual. ESMTP cambia el enfoque: se trata de una restricción impuesta por el hardware. Mientras un vCPU esté en modo invitado, el hardware exige que cada hilo SMT hermano en ese núcleo físico esté ocioso en modo host o ejecutando un vCPU que el mismo invitado haya declarado como hermano legal.
A diferencia del agendado por núcleos, donde la co-residencia es una política de kernel expresada mediante cookies, ESMTP está forzado por el hardware. La máscara de hermanos reside en el VMSA (Virtual Machine Save Area). El host no está permitido ejecutar trabajo arbitrario de kernel, espacio de usuario o manejo de interrupciones en el hilo hermano mientras un vCPU ESMTP esté activo.
Los parches actuales requieren también cambios en QEMU y OVMF para poder integrarse en los proyectos principales. Esta funcionalidad solo estará disponible si se habilita la virtualización cifrada segura (SEV-SNP). AMD señala que ESMTP conlleva un coste de rendimiento, ya que las instrucciones VMRUN pueden detenerse (stall) hasta que el hilo hermano ejecute trabajo de un vCPU de confianza o esté ocioso en host. Por ello, no se activará por defecto, sino que será una opción (opt-in) pensada para despliegues en nube pública o entornos con cargas de trabajo no confiables.
Se presume que esta característica formará parte de la gama de procesadores AMD EPYC 9006 "Venice", aunque los detalles exactos de disponibilidad aún no están confirmados por el fabricante.
